职位描述
1.负责模拟和混合信号电路的版图布局规划和设计，完成LVS、DRC、ERC等验证；
2.与设计工程师充分沟通，确保完全理解设计对版图的要求；
3.协助电路设计工程师完成IP模块提取；
4.评估工艺库的PDK资料，针对Design、Tapeout Review的内容进行检查。
任职要求：
1. 3-5年以上IC layout经验；
2. 能熟练使用主流IC版图设计工具和验证工具，如Virtuso、Calibre等；能看懂不同Foundry的DRCLVS rule file；
3. 熟练掌握集成电路版图设计的相关技巧和方法（如PCELL的建立、高精度匹配的实现、寄生参数优化、栓锁预防和串扰隔离等）；
4. 可以独立承担整个芯片的模拟版图设计及总拼任务；
5. 熟悉BCD工艺；
6. 具有良好的沟通能力、学习能力、分析能力和团队合作能力。